La lithographie par faisceau d'électrons est une solution technologique bien connue, mature et très utilisée dans les laboratoires de recherche et universités qui permet de réaliser des structures avancées pour des programmes de recherche et développement, couvrant un large champ d'applications. Cependant, du fait de sa lenteur d'écriture, la lithographie à écriture directe n'est jamais apparue comme une solution crédible pour la production. Néanmoins, l'accroissement des coûts de la lithographie optique liés à l'utilisation de masques et de systèmes d'exposition de plus en plus complexes, commence à toucher le marché des semi-conducteurs. Cette tendance ouvre des perspectives pour des machines de lithographie sans masque à fort débit pour la production de circuits spécifiques (ASIC). Une revue de la lithographie sans masque (ML2) est présentée dans cette publication, incluant la capacité d'intégration de cette solution, ses domaines d'application ainsi que les perspectives concernant des solutions ML2 à fort débit.
The electron beam lithography is a well known and mature solution, widely installed in research laboratories and Universities, to provide advanced patterning for research and development programs for a large field of applications. However, limited by its low throughput capabilities, the direct write solution never appeared as a credible option for manufacturing purposes. Nevertheless, semiconductor business starts to be affected by the increasing cost of the optical lithography requesting more and more complex masks and projection systems. This trend opens opportunities for high throughput mask less equipments to address ASIC manufacturing. A review of the Maskless Lithography (ML2) technology is presented in this article, including process integration capability, application fields and perspective for high throughput ML2 solution.
Mot clés : Lithographie, Faisceau d'electron, Écriture directe, Prototypage
Laurent Pain 1 ; Serge Tedesco 1 ; Christophe Constancias 1
@article{CRPHYS_2006__7_8_910_0, author = {Laurent Pain and Serge Tedesco and Christophe Constancias}, title = {Direct write lithography: the global solution for {R&D} and manufacturing}, journal = {Comptes Rendus. Physique}, pages = {910--923}, publisher = {Elsevier}, volume = {7}, number = {8}, year = {2006}, doi = {10.1016/j.crhy.2006.10.003}, language = {en}, }
TY - JOUR AU - Laurent Pain AU - Serge Tedesco AU - Christophe Constancias TI - Direct write lithography: the global solution for R&D and manufacturing JO - Comptes Rendus. Physique PY - 2006 SP - 910 EP - 923 VL - 7 IS - 8 PB - Elsevier DO - 10.1016/j.crhy.2006.10.003 LA - en ID - CRPHYS_2006__7_8_910_0 ER -
Laurent Pain; Serge Tedesco; Christophe Constancias. Direct write lithography: the global solution for R&D and manufacturing. Comptes Rendus. Physique, Volume 7 (2006) no. 8, pp. 910-923. doi : 10.1016/j.crhy.2006.10.003. https://comptes-rendus.academie-sciences.fr/physique/articles/10.1016/j.crhy.2006.10.003/
[1] 9th Symp. Electron, Ion, and Laser Beam Technol., San Francisco Press, 1967, p. 94
[2] B. Arnold, Executive millennium report: 1999 roadmap: Solutions and caveats, Solid State Technology
[3] L. Pain, Europe SEMICON presentation, April 2006
[4] Microelectron. Eng., 83 (2006), pp. 604-613
[5] Microelectron. Eng., 83 (2006), pp. 614-618
[6] et al. Jpn. J. Appl. Phys., 43 (2004) no. 6B, pp. 3755-3761
[7] Appl. Phys. Lett., 62 (1993) no. 13
[8] Microelectron. Eng., 41/42 (1998), pp. 331-334
[9] et al. Jpn. J. Appl. Phys., 39 (2000), pp. 6836-6842
[10] Microelectron. Eng., 61/62 (2002), p. 755
[11] Appl. Phys. Lett., 68 ( 26 February 1996 ) no. 9
[12] et al. Microelectron. Eng., 83 (2006), pp. 1115-1118
[13] et al. Proc. SPIE, 5753 (2005), p. 408
[14] et al. Jpn. J. Appl. Phys., 43 (2004), p. 3974
[15] B. Icard, et al., paper presented at EIPBN conference, 2006, in press
[16] et al. Proc. SPIE, 3096 (1997), pp. 72-83
[17] PROXECCO 3.4 Documentation Copyright ©2001 by PDF solutions GmbH, aiss Division
[18] S. Manakli, et al., paper presented at MNC conference, 2005, in press
[19] et al. IEEE Electron Dev. Lett., 4 (2000), pp. 173-175
[20] et al. J. Vac. Sci. Technol. B, 16 ( November/December 1998 ) no. 6
[21] Proc. SPIE, 5751 (2005), pp. 26-34
[22] et al. Proc. SPIE, 5751 (2005), pp. 35-45
[23] F. Arnaud, in: Symposium on VLSI Technol., 2004, pp. 10–11
[24] F. Boeuf, et al., in: Symposium on VLSI Technol., 2005, pp. 130–131
[25] et al. J. Vac. Sci. Technol. B, 21 (2003) no. 6, pp. 2680-2685
[26] Proc. SPIE, 5037 (2003), pp. 1043-1050
[27] Proc. SPIE, 5037 (2003), pp. 1051-1058
[28] Yamada, in: ISMT CPL Workshop, Vienna, 23rd September 2005
[29] B. Van Kampherbeck, in: ISMT Vancouver Workshop, May 2006
[30] et al. Proc. SPIE, 5751 (2005), p. 355
[31] et al. Proc. SPIE, 4562 (2002), p. 38
[32] et al. Proc. SPIE, 5751 (2005), pp. 518-526
Cité par Sources :
Commentaires - Politique